PATENT ABSTRACTS OF JAPAN

(11)Publication number:

60-068741

(43) Date of publication of application: 19.04.1985

(51)Int.Cl.

H04L 11/00

(21)Application number: 58-176385

(71)Applicant: TOSHIBA CORP

(22)Date of filing:


26.09.1983

(72)Inventor: SHIMOKAWA KATSUYUKI

(54) DATA TRANSMISSION EQUIPMENT

(57) Abstract:

PURPOSE: To improve the transmission efficiency while keeping performance of real time by transmitting data of the own station after each transmission equipment detects the end of data transmission of a pre-stage data transmission equipment. CONSTITUTION: A station #1 serving as a master station transmits a frame header FH a first to reset a slot counter SLC in each transmission equipment. The transmission equipments 2 ☐5 detect the lost carrier on a bus 1 due to the end of transmission of the frame header FH and brings the level of the SLC to "1". Although the right of transmission is given to the station #1 with the SLC of "1", when no data to be transmitted exists, a dummy packet DP is transmitted, the SLC goes to "2" by the lost carrier due to the end of transmission and the right of transmission is given to the transmission controller of the next order. When no frame header is detected for a prescribed time, each transmission controller has a function transmitting the frame header or the like to prevent the entire sequence from being stopped when the master staion is faulty or a slave station is faulty.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

昭60-68741 ⑫公開特許公報(A)

(1) Int Cl. 4

①出

識別記号

庁内整理番号

43公開 昭和60年(1985)4月19日

H 04 L 11/00

願 人

101

6866-5K

審査請求 未請求 発明の数 1 (全15頁)

データ伝送装置 公発明の名称

> 頭 昭58-176385 ②特

願 昭58(1983)9月26日 ②出

千 70発 明 者 Ш 下

東京都府中市東芝町 1 東京芝浦電気株式会社府中工場内

川崎市幸区堀川町72番地 株式会社東芝

弁理士 則近 憲佑 外1名 60代 理 人

1. 発明の名称

データ伝送装置

2. 特許請求の範囲

(1) 1本のデータ伝送路を介して複数のデータ 伝送装置が結合され、予め定められた順序で自局 のデータを他局へ順次送館して互いにデータの交 換を行うデータ伝送鉄匠において、送受偖回路と HDLC用LSIの間に伝送路側御用付加回路を設 け、この伝送路側御川付加回路にはキャリア検出 手段とフレームヘッダ,ダミーパケット,代理パ ケットの3個のパケットの伝送路側御用パケット 送出手段と、フレームヘッダ検出手段と、前記フレ ームヘッダ検出手段と前記キャリア検出手段から の信号により自局の送信時期を検知する送信ステ ーション判定手段と、前記送信ステーション判定 手段から送信要求が有り前記HDLC用LSIから 送信要求のないとき前記ダミーパケットの送出を 前記伝送路側御用パケット送出手段へ要求する送 **借刺郷回路と、前記フレームヘッダ検出手段から**

一定時間内に前記フレームヘッダが検知されない とき前記フレームヘッダの送出を前記伝送路側御 用パケット送出手段に要求するフレームヘッダ喪 失タイマーと、前記キャリア検出手段から一定時 間内にキャリアが検知されないとき前配代理パケ ットの送出を前配伝送路側御用パケット送出手段 に要求する代理パケット送出タイマーを設けたと とを特徴とするデータ伝送装置。

- (2) 前記フレームヘツダ,前配ダミーパケット, 前記代理パケットは「1」が7個以上速統しそれ ぞれが判別できる様にビット構成した前配特許講 水の範囲第1項記載のデータ伝送装置。
- (3) 前記送信ステーション判定手段は前記フレ ームヘンダ検出手段からの倡号によりりセントさ れ前記キャリア検出手段からの信号によりインク リメントされるスロットカウンタと、 所定の数値 を設定するステーション番号設定回路と、 前記ス ロットカウンタの計数値が前記所定の数値になつ たとき自局の送信を前記送信制御回路へ要求する 信号を出力する第1の一数検出回路で構成した前

記時許請求の範囲第2項記載のデータ伝送装置。

3. 発明の詳細な説明

(発明の技術分野)

本発明はデータ伝送装置に係り、特に一本のデータ伝送路で結合された複数のデータ伝送装置の それぞれがリアルタイムでデータ交換できるデー タ伝送装置に関する。

し発明の技術的背景とその問題点〕

ー本のデータ伝送路(パス)に多数の伝送ステーションを結合するデータ伝送システムでは伝送ステ

ーションの付加が容易であり、また、伝送ステーションの故障が全体の伝送システムへ彼及しない 特敵がある。このために比較的近距離のデータ伝 送システムとして一般に広く使用されている。

この種の伝送ステーションに使用されるデータ 伝送装置の送信権を得る方法として種々の方式が 考えられているが代表的なものとして次の2種類 がある。

(1) CSMA/CD(Caria Sensa Multi Acces/ Collision Detect)方式

(2) パトンパス(トークンパス)方式

求されるデータ伝送装置には適さない。また、上 記欠点を補つたCSMA/CD 方式の変形例が種々 提案されているが限界があり、結局、リアルタイムの要求されないOA(オフイスオートメーショ ン)のような用途に多く使用されている。

しかし本方式は、パトンパケットを次々と渡すため、 伝送の効率が良くないとともに 伝送要求がない時でもパトンパケット を受信し、 更に 送信するため伝送を制御するマイクロコンピュータは、 常にこれらの処理を行なり必要があり、 いわゆる

オーバーヘッドが多くなる欠点がある。

以下、パトンパス方式について図を用いて詳しく説明する。第1図は、パス1に各ステーション(井1~井4)2,3,4,5がつながつている状態を示す。ステーション又は局はここでは伝送 装置を示するのとする。

第2図はパトンス方式によるに接続できる。同図にたない、スコに接続されるでは、スコに接続されるでは、スコに接続では、スコに接続では、スコに接続では、スコに接続では、スコにない、スコには、スコンのは、スコ

CPU9への割込みの発生、メモリ(M) 8への DMA(Direct Memory Acces) 等を行う。その他 必要に応じて I/O 1 1 が設けられ、これ等が制御 信号パス10により結合されて構成されている。

第3図はステーションが4台で解成されたとき の各ステーション井1~井4が送出するシリアル 佰号の一例を示したタイムチャートである。 ステ ーション井1の始めの倡号は伝送するデータがな くパトンパス 信号 (BP)13 のみをパス上に送出 している。 この B P 1 3 はステーション井 2 を指定 しており、ステーション # 2 がこの BP 1 3を受信 するとHDLC用LSI7は割込みを発生し、 CPU 9 がこれを受付けてバトンパス信号であることを 判断し自局の送信権を得る。そして送信すべきデ — タを H D L C 用 L S I 7 を 径 由 して デ ー タ パ ケッ ト18としてパス上に送出し、その後にステーシ ョン#3を指定したBP14を送出する。以下、同 様にしてステーション井3,井4へ順次送信権を 杉しステーション井1に送信権が戻される。第3 図はステーション非4でも送信するデータがない のでバトンパス倡号16のみを送出している。 この 様に伝送すべき データがない時でもリアルタイム性を 確保するために 次のステーション を指定したパトンパス信号を送出する 必要がある。 この処理は現在の 高性能16ピット マイクロブロセッサ (例えばインテル社製8086)でも50~100 µs の処理時間を必要とし、パス上の倡号はデータのない 無駄を時間が多く 発生する という間 題を有する。

(発明の目的)

本発明は上記事由に強みてなされたもので、その目的は一本のデータ伝送路で結合された複数のデータ伝送装置のそれぞれがリアルタイムで発力を表現できるデータ伝送装置に於て、伝送路制御用付加回路を新に設け従来のパトンパス方式しり伝送効率がよく、しかもリアルタイム性を有し、マイクロブロセッサ(CPU)には伝送データのあるときのみ割込みが発生する様にしてオーバーへットを小さくし、また、任意のデータ伝送装置が

故障したとき残りのデータ伝送装置間で継続して 選転できる個類性の高いデータ伝送装置を安価に 提供することにある。

(発明の概要)

本苑明は上配目的を遊成するために1本のデー タ伝送路を介して複数のデータ伝送装置が結合さ れ、予め定められた顧序で自局のデータを他局へ 順次送信して互いにデータの変換を行うデータ伝 送装置において、送受借回路とHDLC用LSIの 間に伝送路側御用付加回路を設け、この伝送路側 御用付加回路にはキャリア検出手段とフレームへ ツグ、ダミーパケツト、代理パケットの3種のパ ケットの伝送路制御用パケット送出手段とフレー ムヘツダ検出手段と、前記フレームヘツダ検出手 段と前記キャリア検出手段からの信号により自局 の送倡時期を検知する送信ステーション判定手段 と、前記送信ステーション判定手段から送信要求 が有り前記HDLC用LS1から送信要求のないと き前記ダミーパケットの送出を前記伝送路制御用 パケント送出手段へ要求する送信側側回路と前記

(発明の実施例)

類4図は本発明のデータ伝送接近による一実施例の構成図である。同図に於て、1はデータ伝送路(パス)、6は送受信回路(TR)、8はメモリ(M)、9は中央演算側御鉄道(CPU)、10は側御信号パス、11は周辺機器その他の入出力インターフェース(I/U)、38は本発明の特徴である伝送路側御用付加回路、76はHDLC用しよ」である。本実施例ではCPU9としてインテ

ル社製 8 0 1 8 6、HDLC用LSI として同社製82586 を用いた場合を示す。

HDLC用LSI76と伝送路制御用付加回路38 では第2回のED6A及び送受信制御回路7の機能を有し、その他に本発明特有の機能を有する。 すなわち伝送路制御用付加回路38には後述する フレームヘッタ(ドH),タミーパケット(DP), 代理パケット(BP):の倡号を送出する機能と、 これ等の個号を受信したときそれぞれを判断する 機能を有している。

第5図は本発明のデータ伝送装置の動作を説明 するためのタイムチャートで4台の伝送ステーション(井1~井4)で構成し、ステーション井1 を親局とした例である。

各伝送ステーションのデータ伝送装置には自局の送信時期を判断するためのスロットカウンタ(SLC)が設けられており、第5図中のSLCはその針紋歯を示している。

たす親局、ステーション # 1 が FH 2 1をバス 1 に送出すると、これを受信した他のステーション

#2~#4はそれぞれのSLCを。0 * にりセッ トし、FH21の完了時点でインクリメントして 11にする。以下、各ステーションは予じめ定 められた順序で送信すべきデータがあるときはデ ー タ パ ケ ツ ト (DT)、 送 信 す ぺ き デ ー タ が な い ときはDPを送出する。第5図は#1,#2, #3,#4の順に送信順序を定めた例で、ステー ション#1はFH21の次にDP22を送出している。 DP 2 2を受信した他のステーション # 2 ~ # 4 は 受信完了時点にそれぞれのSLCを1つインクリ メントして「2」とする。これによりステーショ ン井2は次が自局の送信順番であることを判断し DP22の受信を終了すると自局のデータを DT23 として送出する。以下、同様にしてステーション #3,#4はDT24,DP25 を送出し、SLC の計数値は「5」となる。これによりステーショ ン#1は現在受信したDP25が最終ステーション であることを判断し受信を終了すると再びFH 21A を送信してすべての8LCを 0 1 にりゃ ットし次の周期の伝送に移る。次の周期ではステ

ーション # 1 は送信するデータを有し DT 2 2 A を 送信している。

第6図はデータパケット (DT)の構成図である。 DTはそのフレームの先頭にフラグ(F)70A、 を配置しその後にHDLCのフォーマットに従つて 相手先アドレス (DA)71、送信元アドレス (SA) 72、コマンド (C)73、データ (DATA)74、 フレームチェックシーケンス (FCS)75 と続き 最後にフラグ (F)70Bを送出して1フレームの データパケットを形成した調ゆるHDLCのデータ である。

第 7 図 (a) は前述フラグ (F) 7 0 A , 7 0 B のビット 構成を示したものである。

HDLCのデータパケット (DT)はこのフラグ (01111110) で前後を囲むと共に、パケット内ではフラグと同じく1が6個並ぶデータがない様に「0(ゼロ)挿入」が行なわれ、受信時に0が削除される。つまり、フラグ以外は1の連続は最大5個となる様に制御されている。

割7図(b),(c),(d)に示したフレームヘッタ(FH)

がミーバケット(DP)、代理バケット(RP)は本発明で新に定義した信号のピット構成を示かった。これらの信号は前配データバケントのピット条件と異なる条件を持つた任送路側御用バケットとして伝送路側御用付加回路38で生成される。これらの伝送路側御用パケットとして伝送路側御用パケットとして伝送路側御用パケットとはでは近路側では連続した1の数がFHでは8個、DPでは10個、RPでは12個と定めた例を示している。

FHは親局となったステーションが伝送周期の 最初に送信して各ステーションのSLCを00により セットする信号で第5図中のFH21、21Aの に用いる。DPは送出すべきデータがなントする をステーションのSLCをインクリメント をステーションのSLCをインクリメント をステーションのSLCをインクリメント をステーションのSLCをがないまた をステーションが に出する信号であるステーションが に、親局となったステーションが一定時間のに送 に、親局となったストンことを検知して代りに送 する代理パケットである。

第8図は、上記伝送路側御用パケットによる制御を実行する伝送路制御用付加回路38の詳細プロック図である。

以下、第4図と第8図を用いて更に詳しく説明する。CPU9は実施例ではインテル社製の80186を使用しており、送信するデータがメモリ (M)8上にあるときには制御信号パス10を介してHDLC用LSI76の図示したいCA信号をセットして知らせる。これによりHDLC用LSI76はメモリ (M)8上のデータをとり込み送信要求信号(RTS)35をアクテイブ (付勢)にして送信データができたことを伝送路制御付加回路38に知らせて待期する。

なお、英文字信号各上にバー(--)がある信号は負論理を示し、アクティブ(付勢)時は '0' であり、バーのない信号は正論理を示し、アクティブ時に'1'である。

ー方、パス 1 を介して他局から送信されたマン チェスタコードのシリアルデータは送受倡回路 (TR)6により受信され伝送路制御付加回路38の受信信号(RCV)36として入力される。この受信信号はデコーダ(DEC)40によりNRZ信号に戻すと共に受信クロック(RXC)30と受信データ(RXD)31に分離して抽出されHDLC用LSI76に入力される。受信データ(RXD)31はフレームへツダ使出回路(FHD)43へもき、LC)45をリセットする。FHD43は内部にシフトレジスタを有しこのシフトレジスタに受信データ(RXD)31を取込んで定められた。0・、1・のピットの組合せてあるかを判断してフレームへッダを検知する。

キャリア検知回路 (CS) 41 は受信信号 (RCV) 36 の有無を検知するもので RCV 36 が有るときキャリア検出信号 57 を出力する。このキャリア検出信号 57 はタイマー (TD) 44 に入力されその出力信号 59 はキャリア検出信号 57 がなくなつてから一定時間後になくなるオフディレイ信号

で SLC 4 5 は この 信号 5 9 が ア クディブからノン ア クティブ に変化した とき インク リメント される。 す なわち、 SLC 4 5 はフレームヘッダ を 検出した とき リセット されフレーム ヘッダ がなく なるとき インクリメントされて * 1 * に なり、 その 後各 パケット の受 信完了時にインクリメントされる。

れにより図示してないクロック発生回路からのクロック信号を分周して送信クロック(TXC)32を出力しHDLC用LSI76へ供給する。HDLC用LSI76はメモリ(M)8から収込んだデータを送信クロック(TXC)32に同期した送信データ(TXD)33を受けエッコーダー(ENC)42への入力信号67を出力しENC 42は送信データ(TXD)33をマンチエスタコードに変換して送信信号(TRM)37として出力し、送受信回路(TR)6を介して増幅された信号37をバス1へ送出し他のステーションに伝

一致検出信号 6 3 が アクテイブ に な つ た と き 送 信 要 求 信号 (RTS) 3 5 が ノン アクテイブ で あ れ は 送 信 訓 御 回 路 5 6 は ダミー パケット 送 出 恒 路 (DMS) 5 4 に 対 し て ダミー パケット 送 出 授 求 信 号 6 8 を 出 力 し DMS 5 4 か ら は ENC 4 2 , T R 6 を 介 し て パス 1 に ダミー パケット が 送 出 さ れ る。 S L C 4 5 の 計 故 値 6 0 は 別 の 一 教 検 出 回 路 4 7

特問昭60-68741 (6)

キャリア検知回路 (CS) 41 のキャリア検出信号 5 7 は代理パケット送出タイマ (RPT) 5 1 へも入力され、一定時間 キャリア検出信号 5 7 が検出されないとき代理パケット送出 要求信号 6 6 を出力して代理パケット送出回路 5 3 を起動させ、ENC42, TR6 を介してパス1 に代理パケットを

送出する。この機能により任意のステーションが 故障または何等かの理由で送信ができないとき、 そのステーションに代つて親局が代理パケットを 送信するので残りの健全ステーションのみでデー タ伝送を行うことができる。

また、フレームを検出目的(FHD)43の フレームの信号 58はフレウム、、 FHLT)50 へはこれたととを対している。 ははフレーム、 FHLT 力では、 PHLT 力では、 PHL

ッグを送信する。

本実施例ではHDLC用LSIとしてインテル社の82586を用いたが、このLSIはデータの送受信診断機能、4チャンネルDMA機能、バス制御機能、送受信フレームの自動送受信チェイン機能など高度の機能を有し、内部的には日経エレクトロニクス(NO,307)191~100に示されている様にパラレルプロセンサとなつており主にイーサーネット用として作られているが汎用性も有しておりHDLCへも用いるととができる。

本発明による伝送路制御用付加回路はHDLC用LSI(82586)に比べれば回路の複雑さは容易でありセミカスタムLSI等により安価に作ることができる。この様な比較的簡単なハードウエアの伝送路制御用付加回路を追加することでHDLC用LSIの高度な機能を活かしてN対Nのステーション間の自由なデータ伝送が効率的にしかもリアルタイム性を有して実行することができる。

なむ、HDLC用LSIはインテル社製8274、 マルチプロトコルシリアルコントローラ等、他の LSIを使用することもできる。

また、データ伝送路はバス形について説明した がスター形、木形としてもよく、更に送受信回路 に光電変換器を傾え伝送路に光ファイバを用いて 光スターカプラにより各ステーションを結合する こともできる。

[発明の効果]

4. 図面の簡単な説明

1… データ伝送路(パス)

2~5… 伝送ステーション 6… 送受信器 (TR)

6A…エンコーダデコーダ 7… 送受信回路

8 … メモリ(M)

9 ··· 中央演算制御装置 (CPU)

11… 入出力インターフェース (I/O)

38 … 伝送路制御用付加回路。

40 ··· デコーダ (DEC)

41 ··· キャリア検知回路 (CS)

42 ··· エンコーダ (ENC)

43… フレームヘッダ検出回路 (FHD)

44 ··· 91 - (TD)

45… スロットカウンタ (SLC)

46,47… 一致検出回路

48 ··· ステーション番号数定回路 (STNO)

49 ··· ステーション最大番号設定回路 (MAXNO)

50… フレームヘンダ投失タイマー (FHLT)

51… 代理パケット送出タイマ (RPT)

52… フレームヘッダ送出回路 (FHS)

53… 代理パケット送出回路 (RPS)


54… ダミーパケット送出回路 (DMS)


55… 送信データ制御回路


56… 送信训御回路

76… HDLC用LSI

(7317) 代理人 弁理士 則 近 窓 佑 (ほか1名)








第 7 図

- (a) 752 (F) 01111110
- (b) 7L-41-7 (FH) 0011111111000000
- (C) 72-17-1 (PP) 0011111111110000
- (d) 代理パケット (RP)0011111111111100



手 統 補 正 啓(自発)

昭和 5年 2月2日

特許庁長官 若杉和夫 煅

1. 事件の表示

将顧昭 58-176385号

2. 発明の名称

データ伝送装像

3. 補正をする者

毎件との関係 特許出題人 (307) 東原芝浦賀気株式会社

4. 代 理 人

〒100

東京都千代田区内幸町 1-1-6 東京芝浦城気株式会社東京事務所内

(7317) 弁理士 則 近 矮 佑

5. 補正の対象

(1) 明細書全文

(2) 図 面

6.補正の内容

(1) 明細帯全文を別紙のとおり補正する。

(2) 図面の内 第9図を追加する。

明 細 蜀

発明の名称

データ伝送装置

特許請求の範囲

(1) 1本のデータ伝送路を介して複数のデータ **伝送装値が結合され、予め定められた順序で自局** のデータを他局へ順次送佰して互いにデータの交 換を行うデータ伝送装置において、送受信回路と 伝送制御用LSIの間に伝送制御用付加回路を設け、 との伝送制御用付加回路にはキャリア検出手段と、 フレームヘッダ,ダミーバケット,代理パケット の3種のパケットの伝送制御用パケット送出手段 と,フレームヘッダ検出手段と,削配フレームへ ッタ検出手段と削配キャリア検出手段からの信号 により目局の送信時期を検知する送伯ステーショ ン 判定 手段と,前 配送 信ステー ション 判定 手段か ら送信要求が有り的配伝送制御用LSIから送信 **要求のないとき前記ダミーバケツトの送出を前記** 伝送制御用バケツト送出手段へ要求する送信制御。 回路と、前記フレームヘッダ検出手段から一定時

② 前配伝送制御用LSIをHDLC用LSI またはCSMA/CDHLSI とした前配特許調求の 範囲第1項記載のデータ伝送装置。

(3) 削配フレームヘッタ・削配ダミーパケット 削配代理パケットは・1・が7個以上選続しそれ それが判別できる様にピット構成した削配特許請 求の範囲第2項配載のデータ伝送装置。

(4) 前記送借ステーション判定手段は前記フレームへング検出手段からの信号によりリセントされ前記キャリア検出手段からの信号によりインクリメントされるスロットカウンタと、所定の数値を設定するステーション智号設定回路と、前記ス

ロットカウンタの計数値が前 記別定の数値になつたとき目局の送信を前記送信制 御回路へ 要求する 信号を出力する 餌 1 の一致検出 回路 で 構成 した 前記 特許 請求の範囲集 3 項記載の データ 伝送装置。

(現在家田)

3. 発明の詳細な説明

〔発明の技術分野〕

本発明はデータ伝送装置に保り、 特に一本のデータ伝送路で結合された複数のデータ伝送装置の それぞれがリアルタイムでデータ交換できるデー タ伝送装置に関する。

〔 発明の技術的背景とその問題点〕

一本のデータ伝送路(パス)に多数の伝送ステーションを結合するデータ伝送システムでは伝送ステーションの付加が容易であり、また、伝送ステーションの故障が全体の伝送システムへ彼及しない特徴がある。 このために比較的近距離のデータ伝送システムとして一般に広く使用されている。

この権の伝送ステーションに使用されるデータ 伝送袋餅の伝送路使用権の制御の方法として種々 の方式が考えられているが代表的なものとして次 の2種類がある。

- (I) CSMA/CD方式
- (2) トークンバス方式

CSMA/CD t Caria Sensa Multi Acces/

Collision Detect の略称で米国 DEC 社・

INTEL社、XEROX社のイーサーネットに代表されるステーションが自由にバスを使う方法で伝えが伝送データが少ないうちは各ステーションが自由にバスを使う方との伝送がない。 対象をはいるのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、はいいのでは、ないのでは、ないのでは、はいいのでは、はいいのでは、ないのでは、ないのでは、はいいのでは、はいいのでは、はいいのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、はいいのでは、ないでは、ないのでは、ないでは、ないのでは、ないのでは、ないのでは、ないでは、ないでは、ないでは、ないでは、ないでは、ないでは、ないでは、

一方、トークンパス方式は米国データポイント社 のアークネットに代表され各伝送ステーションに順 次パトンを被すように伝送を許可するトークンパケ ットを伝送する方式である。各伝送ステーションは、 トークンパケットを受信すると伝送路使用権を得、

伝送データがあれば、任意のステーションへデータ伝送を行ないそれが完了すれば、次の伝送ステーションへトークンパケットを送信して引き破けする。 この方式では各伝送ステーションでの は大データ 伝送量を規定しておけば一定時間内に伝送サービスをうけられることになるのでリアルタイム性がある。

しかし本方式は、トークンパケットを次々に渡すため、伝送の効率が良くないとともに伝送要ががない時でもトークンパケットを受信し、更に送信するため伝送を制御するマイクロコンピュータは、常にこれらの処理を行なり必要があり、いわゆるオーバーヘットが多くなる欠点がある。

以下、トークンパス方式について図を用いて詳しく説明する。 斜 1 図は、パス 1 に各ステーション (# 1 ~ # 4) 2. 3. 4. 5 がつながつている状態を示す。 ステーション又は同はことでは伝送 鉄道を示するのとする。

第2図はトークンパス万式による伝送装置の構成図である。同図に於て、パス1に接続された送

受信回路(TR)6はパス1上のシリアル信号を 受信してロジックレベルに変換したり、ロジック レベルの信号を増幅してシリアル信号としてパス 1上に送出したりする。エンコーダデコーダ (EU) 6 A は通常のデイジタルデータをクロツク成分を 含んだテイジタルテータのマンチエスタコードに 変換したロジックレベルの信号としてTR6K入 カしたり、逆にTR6から入力されたマンチェス タコードのロジックレベルの信号を通常のディジ タル信号に変換したりする。送受信制御回路7は HDLC (High level Data Linck Control) 用 LSIでありHDLCに従つて送受信データの制御 を行いCPU9への動込みの発生。メモリ(M)8 へのDMA(Direct Memory Acces)等を行う。その 他必要に応じて1/011が設けられ、これ等が 制御信号パス10により結合されて構成されてい

第3図は上述のよりなステーションが 4 台で伝送システムが構成されたときの各ステーション e 1 ~ # 4 が送出するシリアル信号の一例を示した

タイムチャートである。 ステーション#1の始め の佰号は伝送するデータがなくトークンバス信号 (TP)13のみをパス上に送出している。この TP13はステーション#2を指定しており、ス テーション#2がとのTP13.を受信するとHDLC 用 LS17は割込みを発生し、CPU9がとれを受付 けてトークンパス信号であることを判断し自局の 伝送路便用権を得る。そして送信すべきデータを HDLC 用LS Y7を径由してデータバケット18とし てパス上に送出し、その後にステーション#3を指 定したT片14を送出する。以下、同様にしてステ - ション # 3 . # 4 へ 順 次 伝 送 路 使 用 権 を 移 し ス テーション#1に送信権が戻される。第3図はス テーション#4でも送信するデータがないのでト - クンパス信号16のみを送出している。この様 に伝送すべきデータがない時でもリアルタイム性 を確保するために次のステーションを指定したト - クンパス信号を送出する必要がある。この処理 は現在の高性能16ピットマイクロプロセッサ (例えばインテル社製 8086)でも50~100 asの

処理時間を必要とし、パス上の信号はデータのない無駄な時間が多く発生すると共にマイクロプロセッサもオーバーヘッドが大きくなるという問題を有する。

(発明の目的)

〔発明の概要〕

本発明は上配目的を達成するために1本のデー

タ 伝 送路 を 介 して 砚 数 の テ ー タ 伝 送 装 悩 が 結 合 さ れ、予め定められた順序で目局のデータを他局へ **風次送信して互いにデータの変換を行うデータ伝** 送装置において、送受信回路と伝送制御用LSI の間に伝送制御用付加回路を散け、との伝送制御 用付加回路にはキャリア検出手段と、フレームへ ツダ,ダミーバケント,代理バケツトの3種のパ ケットの伝送制御用バケット送出手段と、フレー ムヘンダ検出手段と、前記フレームヘンダ検出手 段と前記キャリア検出手段からの信号により自局 の送信時期を検知する送信ステーション判定手段 と、前配送信ステーション判定手段から送信要求 が有り前配伝送制御用しい1から迭信要求のない とき前記ダミーパケットの迭出を前配伝送制御用 パケット送出手良へ要求する送信制御回路と前記 フレームヘッダ検出手段から一定時間内に前記フ レームヘッタが検知されないとき前記フレームへ ツ ダ の 送 出 を 前 記 伝 送 制 御 用 バ ケ ツ ト 送 出 手 段 に 製水するフレームヘッダ喪失タイマーと、削配や ヤリア検出手段から一定時間内にキャリアが検知 されないとき前配代理パケットの送出を前配伝送 制御用パケット送出手段に要求する代理パケット 送出タイマーを散け従来のトークンパス方式より 伝送効率がよくしかもリアルタイム性を有し、 CPUのオーパーヘッドを少なくし信頼性の同よ したデータ伝送装値である。

(発明の失施例)

部4 図は本発明のデータ伝送接性による一実施例の構成図である。同図に於て、1 はデータ伝送路のパス)、6 は送受信回路(TR)、8 はメモリ(M)、9 は中央演算制御装飾(CPU)、1 0 は制御循号バス、1 1 は制辺機器その他の入出カインターフェース(1/U)、3 8 は本発明の特象である伝送制御用付加回路、7 6 は伝送制御用し S 1 である。本実施例では CPU9としてインテル社製80 86、伝送制御用し S 1 7 6 として同社製82586を用いた場合を示す。

伝 法 側 倒 用 L S 1 7 6 と 伝 送 削 邮 用 付 加 回 路 3 8 で は 第 2 図 の E D 6 A 及 び 送 受 化 制 御 回 路 7 の 機 能 を 有 し、 そ の 他 に 本 発 明 特 有 の 做 能 を 有 す る。

すなわち伝送制 御用付加回路 3 8 化は後述するフレームヘッダ (ド H) , ダミーパケット (D P) , 代理パケット (R P) の信号を送出する機能と、これ等の信号を受信したときそれぞれを判断する 機能を有している。

第 5 図は本発明のデータ伝送装置の動作を説明 するためのタイムチャートで 4 台の伝送ステーション (* 1 ~ * 4)で伝送システムを構成し、ステーション * 1 を親局とした例である。

各伝送ステーションのデータ伝送装置には自局の送信時期を判断するための後述するスロットカウンタ(SLC)が設けられており、第3図中のSLCはその計数値を示している。

先 ず親局、ステーション # 1 がドH21をパス 1 に送出すると、これを受信した他のステーション # 2 ~ # 4 はそれぞれのSLCを * 0 * にリセットし、FH21の終了時点でインクリメントして * 1 * にする。以下、各ステーションは予じめ 定められた順序で送倡すべきデータがあるときは データパケットDT、送信すべきデータがないと

きはダミーパケットDPを送出する、銅5図は# 1, #2, #3, #4の順に送信順序を定めた例 で、ステーション#1は送信すべきデータがない のでFH21の次にDP22を送出している。 D P 2 2 を受信した他のステーション#2~#4 は受信完了時点 にそれぞれのSLCを1 つインク リメントして・2・とする。 これによりステーシ ヨン#2は次が目局の送信順番であることを判断 し自局のデータをDT23として送出する。以下、 同様にしてステーション#3、#4はDT24. DP25を送出し、SLCの針数値は・5・とな る。とれによりステーション#1は現在受借した DP25が敏終ステーションであることを判断し 受信を終了すると再びFH21Aを送借してすべ てのSLCを・0・にリセットし次の周期の伝送 に移る。次の周期ではステーション#1は送信す るデータを有しDT22Aを送信している。

第 6 図はデータバケット(DT)の一実施例図である。DTはそのフレームの先頭にフラグ (F)7 0 A、 を配置しその後にHDLCのフォーマット

に従つて相手先アドレス(DA)71、送信元アドレス(SA)72、コマンド(C)73、データ(DATA)74、フレームチェックシーケンス(FCS)75と続き 粒後にフラグ(1)70 Bを送出して1フレームのデータバケントを形成した 間 ゆる HD L Cの データで ある。

第7図(a) は前述フラグ(b) 70 A . 70 B のピット構成を示したものである。

HDLCのデータバケット (DT)はこのフラグ (01111110) で前後を囲むと共に、バケット 内ではフラグと同じく1が6個並ぶデータがない 様に「0(ゼロ) 挿入」が行なわれ、受傷時に 0 が削除される。つまり、フラグ以外は1の連続は 最大5個となる條に側御されている。

第7図(b)、(c)、(d) に示したフレームヘンダ(FH)、
ダミーパケット(DP)、代理パケット(RP)
は本発明で新た定義した伝送側 御用借号のビット
構成を示したものである。これらの借号は 削配データパケット(DT) のビット条件と異なる条件
を持つた伝送制 御用パケットとして伝送制 御用付

加回路38で生成される。これらの伝送制御用バケットは16ビットで訴成され1が7個以上連続し、それぞれを判別できる別種のコードで定鉄する。第7図では延続した1の数がドトでは8個、DPでは10個、RPでは12個と定めた例を示している。

ド日は親局となつたステーションが伝送周期の 地初に送信して各ステーションのSLCを0ににり セットする信号で第5図中のFH21、21Aの様に 用いる。DPは送出すべきデータがないときにに各 ステーションのSLCをインクリメントするの に送出する信号で第5図中のDP22、250の様に に用いる。kPは任意のステーションが故障に に、 例等かの連由でパクットが送出されない に、 親局となつたステーションが一定時間の に、 親局となったステーションが一定時間の に、 我局となったステーションがでいるされない ときにいる。 に、 我局となったステーションがでいるされない ときにいる。

以下、第4 図と第8 図を用いて更に許しく記明する。 C P U 9 は実施 例ではインテル社製の60186を使用しており、 送信するデータがメモリ (M) 8 上にあるときには制御信号パス1 0 を介して伝送側の月上5176 はメモリ (M) 8 上のデータをとり込み送信要求信号 (NTS) 35をアクティブ (付勢) にして送信データができたととなど、図中、英文字信号各上にパー (ー) がある信号は負論理を示し、アクティブ (付勢) 時は

一方、バス1を介して他局から送信されたマンチエスタコードのシリアルデータは送受信回路(TR)6により受信され伝送制御付加回路38の受信信号(RCV)36として入力される。この受信信号はデコーダ(DEC)40によりNR2信号に戻すと共に受信クロック(RXC)30と受信データ(RXD)31に分離して油出され伝送制御用

• 0 • であり、パーのない信号は正論理を示し、

アクテイプ時化・1 ・である。

LSI76 に入力される。 受信データ (RXD)31 はフレームヘッタ 被出回路 (FHD)43 へも入力され、フレームヘッタであると判定したときりセット 伯号58を出力してスロットカワンタ (SLC)45をリセットする。 FHD43 は内部にシフトレジスタを有しこのシフトレジスタに受信データ (RXD)31を取込んで定められた・0・・・1・のビットの組合せであるかを判断してフレームヘッダを検知する。

キャリア検知回路(CS)41は受信信号(RCV)36の有無を検知するもので KCV36が有るときキャリア検出信号57を出力する。このキャリア検出信号57を出力する。このキャリアを出信号57がなくでの出力信号59はキャリア検出信号57がなく信号で SLC45はこの信号59がアクディブからされる。すなわち、SLC45はフレームへッダをなるしたときリセットされて・1・になり、その後

各パケットの受信完了時にインクリメントされる。 SLC45の計数値60は一数模出回路(COIN) 4 6 亿入力されステーション皆号設定回路(S T N O) 4 8 で 数 足 さ れ た ステー ション 番 号 信 号 61 と比較される。今、似りにステーション智号信号 61を・1・と定めると、第5図に示した様にFH 2 1 の終了時点から一足時間役にSLCは「1 ' となるのでとのときじUIN46は一致拠出信号63 を出力する。送信制 神回路 5 6 は この 信号 6 3 が アクティブになつたとき LSI 7 6 から入力された 送信要求信号(1(TS) 3 5 がアクテイプになつて いると送信許可信号(でする)34をアクテイプにし てLS176に送信を許可する。また、この送信許 **町信号(CTS)34 は送信データ制御回路 5 5 へ** も同時に入力されてれにより図示していないクロ ツク発生回路からのクロック信号を分周して送信 クロック (TXC) 3 2 を出力 し L S L 7 6 へ 供給 する。 伝送側御用しS176はメモリ(M)8から収込ん だデータを送信クロック(TXC)32に同期した送 低データ(TXD)33として出力する。 送信データ

制御回路 5 5 はこの送信データ (TXD) 3 3 を受け エンコーダー (ENC) 4 2 への入力信号 6 7 を出力し LNC 4 2 は送信データ (TXD) 3 3 をマンチエスタコート に変換して送信信号 (TRM) 3 7 として出力し、送受信回路 (TR) 6 を介して増幅された信号 3 7 を削述のデータパケント D Tとしてバス 1 へ送出し他のステーションに伝送する。

一款検出信号 6 3 が アクティブにな つたとき送信役 水偶号 (RTS) 3 5 が ノンアクティブ であれば送信制 韓回島 5 6 はダミーバケット 送出 画路 (DMS) 5 4 に対してダミーバケット 透出 要求信号 6 8 を出力 し DMS 5 4 からは LNC 4 2. TR 6 を介してパス 1 に前述のダミーバケット D F が 送出される。

S L C 4 5 の 計 数 値 6 0 は 別 の 一 数 校 出 回 略 4 7 へ 6 入 力 され ステー ション 琐 大 街 号 設 定 回 路 (MA X N O) 4 9 で 設 定 され た 数 定 値 6 2 と 比 較 され る。 こ の 骰 定 値 は 親 局 と し て 指 定 す る ステー ション の M A X N O 4 9 に 設 定 され ステー ション 数 + 1 に 設 定

特問昭60- 68741 (14)

キャリア検知回路(CS)41のキャリア検出信号57は代理バケット送出タイマ(RPT)51へも入力され、一定時間キャリア検出信号57が検出されないとを代理バケット送出 要求信号66を出力して代理バケット送出回路53を起動させ、ENC42、TR6を介してバス1に前述の代理バケットRPを送出する。この機能により任意のステーションが故障または何等かの理由で送信ができないとき、そのステーションに代つて親局が代理バケットを送信するので残りの健全ステーション

のみでデータ伝送を行りことができる。

また、フレームヘッダ検出回路 (FHD)43の フレームヘッダ検出信号58はフレームヘッダ奥 失 g イマー (ドHill)50へも入力され、フレーム ヘッダーが一定時間内に受信されないときFHLT 5 0 は フレーム ヘッダ 送信 要 求 信 号 6 5 を 出力 してフレームヘッタ送出回路(FHS)52を起動さ せフレームヘツダを送出する。 FHLT50 が監 視 する一定時間 Td はステーションによつて 少しづ つ異る様に T d = a + b . n(但し、nはステーショ ン番号、 a , b は定数)に設定する。 との機能に より親局が故障してフレームヘッダが法信できな いとき、最も若い番号のステーションが親局に代 つて自動的にフレームヘッダを送信し、最も若い 番号のステーションも故郷のときは順次、 次に若 い番号のステーションが代つて自動的にフレーム ヘッダを送信する。

(UTSWEET)

し発明の他の突縮例」

本発明のテータ伝送装値はデータパケツトDT として新り図に示す CSMA/CDのテータを 用いることができる。

このデータバケットはフレームの先頭にブリアンプル(P k) 80を有し、その後に CSMA/CDのフォーマットに従つて、相手先アドレス (DA) 81,送借元アドレス (SA) 82,タイプフィールド (TYP) 83,データ (DATA) 84,フレームチェックシーケンス (FCS) 85と続いて1つの バケットを形成する。

ブリアンプル (PR) 80は1010……と・1・と・0・が交互にくり返され最後に・1・が2つ続いて終り、油常64ビット以内で解放される。

前述の伝送制御用パケットドH. DP. RPはブリアンプル (PR)80より少ないビット数で構成されておりプリアンプルのビット歓以内で伝送制御用パケットを検知するようにすれば CSMA/CDのデータを用いても同様に本発明を実施するととができる。

本央航物では伝送制御用LSIとしてインテル社の82586を用いたが、このLSIはデータの送受信膨助機能、4チャンネルDMA機能、パス制御機能、送受信フレームの自動送受信チェイン機能など高度の機能を有し、内部的には日経エレクトロニクス(NO・307)Pg1~100に示されている様にパラレルプロセッサとなつてかり主にイーサーネット用として作られているが汎用性も有してかりHDLCにもCSMA/CDにも用いることができる。

本発明による伝送制御用付加回路は伝送制御用しい1(82586)に比べれば回路の複雑さは容易でありセミカスタムしい I 等により安価に作ることができる。この様な比較的簡単なハートウェアの伝送制御用付加回路を追加すること N のステーション間の自由なデータ伝送が功率的にしかもリアルタイム性を有して契行することができる。

なお、伝送制毎用LSIはインテル社製 8274、

特問昭SU- 68741(15)

マルチプロトコルシリアルコントローラ等、他の L S I を使用することもできる。

また、データ伝送路はパス形について説明したがスター形、木形としてもよく、 更に送受信回路 に光電変換器を備え伝送路に光ファイバを用いて 光スターカプラにより各ステーションを結合する こともできる。

〔発明の効果〕

. ;

4. 図面の簡単な説明

第1図はデータを伝送システムの一般のなどのでであるには、スカーのでである。 第2回はトークンス式によるのでである。 第3回はできるが、は、ままでは、カーのでは、カーのでは、は、カーのでは、は、カーのでは、カー

1 … データ伝送路 (パス)

2~5 · · · 伝送ステーション 6 · · · · 送受信器 (TR) 6A · · · · エンコーダデコーダ 7 · · · · 法受信回路 8 · · · · メモリ (M)

9 ··· 中央演算制御裝置 (CPU)

11……入出力インダーフェース (I/O)

38 … 伝送制御用付加回路

40 ···· デコーダ (DEC)

41… キャリア検知回路(C S)

42… エンコーダ (ENC)

43… フレームヘツダ検出回路(FHD)

44···· 9 1 - (TD)

45 ···· スロットカウンタ (SLC)

46.47… 一致検出回路

48… ステーション番号設定回路 (STNO)

49… ステーション 敢 大 缶 号 設 定 回路 (MAXNO)

50… フレームヘッダ 獎失 タイマー (FHLT)

51… 代理パケット送出タイマ (RPT)

52… フレームヘツダ送出回路 (FHS)

53… 代理パケット送出回路 (RPS)

54… ダミーバケット送出回路 (DMS)

55… 送信データ制 郵回路

56… 送信制闽回路

76 ···· 伝送制御用LSI

b (7317) 代理人 弁理士 則 近 愿 佑

虹 0 137

80 81 82 83 84 85